用VHDL语言设计数字系统实例

Name: 用VHDL语言设计数字系统实例
Rating: 4.5 (35 reviews)
Author: insult63596

上传者：insult63596 2022-07-15 18:48:02上传 RAR文件 50.54 KB 热度 35次

用VHDL语言设计数字系统实例

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

用VHDL语言设计数字系统实例

用VHDL语言设计数字系统实例

大小：50.54 KB | 2022-07-15 18:48:02
用VHDL语言设计数字秒表

大小：0B | 2019-04-11 12:19:27
用VHDL设计数字时钟

用xilinxs3e实现了可用于调时，分；调年月日，在液晶上显示的数字时钟

大小：0B | 2019-09-20 03:30:00
用VHDL设计数字钟

Design digital clock with VHDL

大小：0B | 2019-06-26 08:07:51
用VHDL语言输入方法设计数字钟

EDA工具的设计流程、VHDL语言的结构和语法，以及软件模拟波形仿真

大小：0B | 2019-09-03 02:42:07
应用VHDL设计数字系统

多路选择器的VHDL描述，语句结构和语法说明，赋值符号和数据比较符号，进程语句和顺序语句，寄存器描述...

大小：0B | 2019-07-25 20:50:17
VHDL语言设计数字跑表的源代码

VHDL语言设计数字跑表的源代码，通过VHDL语言实现数字跑表的功能

大小：0B | 2019-06-04 03:38:35
用vhdl语言设计的数字时钟

用vhdl语言设计的数字时钟基于maxplus2软件的描述

大小：0B | 2018-12-19 04:33:46
VHDL设计数字钟

包括60单独进制和24进制,采用vhdl语言设计各个子文件,顶层原理图设计。

大小：213KB | 2021-04-23 14:58:08
数字时钟设计，用的是vhdl语言

大小：0B | 2019-03-17 10:15:34
vhdl语言设计计数器

Vhdl language design counter

大小：0B | 2019-06-26 14:14:39
VHDL设计数字钟程序

这个数字钟有定时，校准，模拟钟摆和报时功能，程序经过实验验证

大小：887KB | 2020-07-18 14:56:51
用VHDL设计的计数显示电路

设计输出为3位BCD码的计数显示电路。由三个模块构成：十进制计数器（BCD_CNT）、分时总线切换电...

大小：0B | 2019-05-07 01:04:29
基于VHDL语言设计数字频率计

文中运用VHDL语言，采用TopToDown的方法，实现8位数字频率计，并利用IspExpert集成...

大小：0B | 2019-07-09 22:20:22
vhdl语言设计实例

里面含有大量VHDL设计的实例,帮助认识和学习VHDL宝贵资料

大小：278KB | 2021-04-18 04:27:29
用VHDL自顶向下设计数字密码锁

摘要: VHDL 非常适用于可编程逻辑器件的应用设计。尤其在大容量CPLD 和FPGA 的应用设计...

大小：203KB | 2020-11-25 00:37:35