用VHDL设计数字钟

Name: 用VHDL设计数字钟
Rating: 4.5 (45 reviews)
Author: 你若华成风

上传者：你若华成风 2019-06-26 08:07:51上传 DOC文件 104KB 热度 45次

Design digital clock with VHDL

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

用VHDL设计数字钟

Design digital clock with VHDL

大小：0B | 2019-06-26 08:07:51
VHDL设计数字钟

包括60单独进制和24进制,采用vhdl语言设计各个子文件,顶层原理图设计。

大小：213KB | 2021-04-23 14:58:08
VHDL设计数字钟程序

这个数字钟有定时，校准，模拟钟摆和报时功能，程序经过实验验证

大小：887KB | 2020-07-18 14:56:51
用VHDL语言输入方法设计数字钟

EDA工具的设计流程、VHDL语言的结构和语法，以及软件模拟波形仿真

大小：0B | 2019-09-03 02:42:07
VHDL设计数字钟源代码

采用VHDL语言模块化设计方法，附gdf格式顶层图与COUNT时钟计数主模块接线图。(一)技术要求：...

大小：0B | 2019-07-15 12:27:50
VHDL课程设计数字钟

大小：0B | 2019-04-08 12:58:09
VHDL设计数字钟EDA实验通过

爱好者分享：我使用VHDL成功设计了一个数字钟，经过EDA实验验证通过。详细介绍了我的实验流程和设计...

大小：0B | 2019-12-26 23:16:55
VHDL数字钟设计

大小：0B | 2019-01-08 15:39:58
数字钟VHDL

大小：0B | 2019-01-18 15:04:15
数字钟的vhdl设计

大小：0B | 2019-03-01 23:41:02
VHDL数字钟的设计

实现了时钟、分钟、秒钟分别计数，按键key0控制分钟加一，按键key1控制时钟加一，按键key3控制...

大小：0B | 2019-07-06 00:27:36
数字钟的VHDL设计

大小：0B | 2019-03-01 02:26:22
FPGA设计数字钟

大小：0B | 2019-01-23 03:17:33
数字钟vhdl

大小：0B | 2019-02-26 21:00:08
VHDL数字钟

大小：0B | 2019-03-14 03:18:59
vhdl数字钟

大小：0B | 2019-01-07 11:21:03