用VHDL语言输入方法设计数字钟

Name: 用VHDL语言输入方法设计数字钟
Rating: 4.5 (50 reviews)
Author: zhongfy588

上传者：zhongfy588 2019-09-03 02:42:07上传 DOC文件 251.5KB 热度 50次

EDA工具的设计流程、VHDL语言的结构和语法，以及软件模拟波形仿真

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

用VHDL语言输入方法设计数字钟

EDA工具的设计流程、VHDL语言的结构和语法，以及软件模拟波形仿真

大小：0B | 2019-09-03 02:42:07
用VHDL设计数字钟

Design digital clock with VHDL

大小：0B | 2019-06-26 08:07:51
VHDL设计数字钟

包括60单独进制和24进制,采用vhdl语言设计各个子文件,顶层原理图设计。

大小：213KB | 2021-04-23 14:58:08
VHDL设计数字钟程序

这个数字钟有定时，校准，模拟钟摆和报时功能，程序经过实验验证

大小：887KB | 2020-07-18 14:56:51
VHDL设计数字钟源代码

采用VHDL语言模块化设计方法，附gdf格式顶层图与COUNT时钟计数主模块接线图。(一)技术要求：...

大小：0B | 2019-07-15 12:27:50
VHDL课程设计数字钟

大小：0B | 2019-04-08 12:58:09
VHDL语言数字钟

大小：0B | 2019-02-26 21:03:15
vhdl语言的数字钟设计

24小时计数显示; 具有校时功能(时,分) ; 实现闹钟功能(定时,闹响); 采用硬件描述语言 VH...

大小：106KB | 2020-09-20 22:49:20
用VHDL语言编写的数字钟

用VHDL语言编写的数字钟，有整点报时功能。校时功能.还有闹钟工功能。可以定闹钟。适用于FPGA、C...

大小：9KB | 2020-07-17 16:00:48
VHDL设计数字钟EDA实验通过

爱好者分享：我使用VHDL成功设计了一个数字钟，经过EDA实验验证通过。详细介绍了我的实验流程和设计...

大小：0B | 2019-12-26 23:16:55
用VHDL语言实现数字钟的设计

用VHDL语言实现数字钟的设计word

大小：0B | 2019-07-13 13:06:24
多功能数字钟数字钟VHDL语言

大小：0B | 2018-12-07 17:12:18
VHDL数字钟设计

大小：0B | 2019-01-08 15:39:58
EDA VHDL语言数字钟

用VHDL语言设计数字钟，可在quartus环境下编译通过，实现计时，报时与重置功能。

大小：0B | 2018-12-26 01:44:06
VHDL语言编写数字钟

大小：0B | 2019-02-26 21:00:09
数字钟VHDL语言EDA

用VHDL语言实现的数字钟,完美运行,报告

大小：2.07MB | 2020-09-20 02:27:30