基于VHDL语言设计数字频率计 上传者：u64624 2019-07-09 22:20:22上传 DOC文件 35KB 热度 36次 文中运用VHDL语言，采用TopToDown的方法，实现8位数字频率计，并利用IspExpert集成开发环境进行编辑、综合、波形仿真，并下载到CPLD器件中，经实际电路测试，该系统系统性能可靠。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
