1. 首页
  2. 课程学习
  3. 专业指导
  4. VHDL设计 数字钟

VHDL设计 数字钟

上传者: 2021-04-23 14:58:08上传 RAR文件 213.07KB 热度 10次
包括60单独进制和24进制,采用vhdl语言设计各个子文件,顶层原理图设计。
下载地址
用户评论