32位浮点加法器 verilog

Name: 32位浮点加法器 verilog
Rating: 4.5 (77 reviews)
Author: howsky_net

上传者：howsky_net 2019-07-09 06:33:11上传 V文件 3.41KB 热度 77次

32位浮点加法器verilog代码无仿真可用很好用欢迎使用

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2019-07-09 06:33:11

确实好东西，不过并不是很容易看懂

: 码姐姐匿名网友 2019-07-09 06:33:11

有代码不过注释太少了看的不懂

: 码姐姐匿名网友 2019-07-09 06:33:11

注释写地不是很好。不过程序还是可以的

: 码姐姐匿名网友 2019-07-09 06:33:11

有代码不过注释太少了看的不懂

: 码姐姐匿名网友 2019-07-09 06:33:11

值得一参考

32位浮点加法器verilog

32位浮点加法器verilog代码无仿真可用很好用欢迎使用

大小：0B | 2019-07-09 06:33:11
32位浮点数加法器verilog

32位浮点数加法器也算是减法器其中32位浮点数用的是IEEE754标准表示的根据别人的改写的有问题欢...

大小：0B | 2019-04-28 18:46:54
32位快速加法器Verilog

32位超前进位快速加法器经过Isim仿真测试正确的32位超前加法器编写语言Verilog-HDL基于...

大小：0B | 2019-07-08 19:35:52
32位加法器 verilog代码

大小：0B | 2018-12-07 10:00:43
32位浮点加法器源代码

32位浮点加法器VHDL源代码部分，双精度

大小：0B | 2019-09-22 23:34:16
Verilog浮点数加法器

利用verilog，以IEEE754标准实现浮点数加法

大小：0B | 2018-12-28 17:13:43
32位加法器lookahead算法verilog

32位加法器lookahead算法verilog先实现4位，再实现4*8=32位

大小：0B | 2019-05-15 13:38:52
浮点加法器

浮点加法器，基于FPGA浮点加法器的设计，是全英文的，有能力或者有兴趣的可以去看看

大小：0B | 2019-07-15 06:00:42
32位加法器

32位的加法器，仿真可用。VHDL语言实现

大小：0B | 2018-12-28 17:16:41
加法器verilog

简单的加法器,适合初学者练习使用,其实也很简单,自己也可以写的

大小：1KB | 2020-09-19 12:48:11
32位快速加法器源代码Verilog

32位超前进位快速加法器经过Isim仿真测试正确的32位超前加法器编写语言Verilog-HDL...

大小：4KB | 2020-08-11 18:23:30
Verilog加法器

大小：0B | 2019-01-18 02:35:05
verilog语言实现32位加法器

这是用verilog语言实现的32位并行加法器代码，实验可能运行有错误。。。。

大小：0B | 2020-05-19 12:17:01
32位超前进位加法器Verilog

32位超前进位加法器（Verilog HDL），由8个四位超前进位生成。

大小：0B | 2018-12-28 17:25:51
32位IEEE_754浮点加法器设计

完整的32位浮点加法器设计DESIGNOFSINGLEPRECISIONFLOATADDER(32-...

大小：0B | 2019-07-09 19:18:30
四位加法器verilog

使用verilog编写的四位加法器，moduleaad4()

大小：0B | 2019-07-08 19:35:50