32位快速加法器(Verilog) 上传者：yz76293 2019-07-08 19:35:52上传 RAR文件 4.31KB 热度 66次 32位超前进位快速加法器经过Isim仿真测试正确的32位超前加法器编写语言Verilog-HDL基于zhaohongliang代码修改了其中部分有问题的模块 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-07-08 19:35:52 代码具有一定的参考价值，可惜限定了只能32位运算，如果位宽可变就好了。 码姐姐匿名网友 2019-07-08 19:35:52 不错，挺好的 码姐姐匿名网友 2019-07-08 19:35:52 还好，代码可用 码姐姐匿名网友 2019-07-08 19:35:52 还不错，代码还是可以用的 码姐姐匿名网友 2019-07-08 19:35:52 不错的还是，可以用 码姐姐匿名网友 2019-07-08 19:35:52 对于初学者的我来说已经很不错了 码姐姐匿名网友 2019-07-08 19:35:52 还行吧，一般，速度不是太理想 码姐姐匿名网友 2019-07-08 19:35:52 速度不够理想 码姐姐匿名网友 2019-07-08 19:35:52 亲测代码可用 发表评论
代码具有一定的参考价值，可惜限定了只能32位运算，如果位宽可变就好了。
不错，挺好的
还好，代码可用
还不错，代码还是可以用的
不错的还是，可以用
对于初学者的我来说已经很不错了
还行吧，一般，速度不是太理想
速度不够理想
亲测代码可用