32位快速加法器源代码(Verilog) 上传者：yz76293 2020-08-11 18:23:30上传 RAR文件 4.31KB 热度 42次 32位超前进位快速加法器 经过Isim仿真测试正确的32位超前加法器 编写语言Verilog-HDL 基于zhaohongliang代码 修改了其中部分有问题的模块 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2020-08-11 18:23:31 可以使用，有一定参考价值 码姐姐匿名网友 2020-08-11 18:23:31 有改进的空间 码姐姐匿名网友 2020-08-11 18:23:31 可以进一步完善一下 码姐姐匿名网友 2020-08-11 18:23:31 测试可用，但是感觉还是不够完善 发表评论
可以使用，有一定参考价值
有改进的空间
可以进一步完善一下
测试可用，但是感觉还是不够完善