32位快速加法器源代码(Verilog) 上传者：yz76293 2020-08-11 18:23:30上传 RAR文件 4.31KB 热度 13次 32位超前进位快速加法器 经过Isim仿真测试正确的32位超前加法器 编写语言Verilog-HDL 基于zhaohongliang代码 修改了其中部分有问题的模块 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2020-08-11 18:23:31 可以使用，有一定参考价值 码姐姐匿名网友 2020-08-11 18:23:31 有改进的空间 码姐姐匿名网友 2020-08-11 18:23:31 可以进一步完善一下 码姐姐匿名网友 2020-08-11 18:23:31 测试可用，但是感觉还是不够完善 发表评论 yz76293 资源：2 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
可以使用，有一定参考价值
有改进的空间
可以进一步完善一下
测试可用，但是感觉还是不够完善