Verilog 浮点数加法器

Name: Verilog 浮点数加法器
Rating: 4.5 (89 reviews)
Author: mm7

上传者：mm7 2018-12-28 17:13:43上传 RAR文件 1.58MB 热度 89次

利用verilog，以IEEE754标准实现浮点数加法

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

Verilog浮点数加法器

利用verilog，以IEEE754标准实现浮点数加法

大小：0B | 2018-12-28 17:13:43
32位浮点数加法器verilog

32位浮点数加法器也算是减法器其中32位浮点数用的是IEEE754标准表示的根据别人的改写的有问题欢...

大小：0B | 2019-04-28 18:46:54
IEEE754浮点数加法器

IEEE754的浮点数加法器，谢谢大家的使用，是个很好的离子

大小：0B | 2019-07-09 19:18:40
32位浮点加法器verilog

32位浮点加法器verilog代码无仿真可用很好用欢迎使用

大小：0B | 2019-07-09 06:33:11
浮点数乘法器verilog

浮点数乘法器,verilog,可直接综合

大小：0B | 2018-12-28 17:13:37
浮点加法器

浮点加法器，基于FPGA浮点加法器的设计，是全英文的，有能力或者有兴趣的可以去看看

大小：0B | 2019-07-15 06:00:42
单精度浮点数加法器FPGA实现异号相加

在上一篇博客单精度浮点数加法器FPGA实现——(同号相加)中笔者介绍了单精度浮点数同号相加的FPGA...

大小：40KB | 2021-01-15 05:55:16
加法器verilog

简单的加法器,适合初学者练习使用,其实也很简单,自己也可以写的

大小：1KB | 2020-09-19 12:48:11
Verilog加法器

大小：0B | 2019-01-18 02:35:05
IEEE标准64位全精度大位宽有符号浮点数加法器Verilog HDL实现

用Verilog HDL语言实现IEEE标准64位全精度大位宽有符号浮点数加法器的方法，详细解释了代...

大小：1.43KB | 2023-06-14 07:14:15
常用加法器_Verilog

关于常用的加法器里面都有，VerilogHDL

大小：0B | 2019-05-15 13:39:12
KS加法器verilog

KS adder verilog

大小：0B | 2019-06-22 00:28:27
Verilog加法器代码

Verilog加法器代码,可以通过Vivado运行

大小：186KB | 2020-12-22 16:57:38
verilog浮点数运行

floatnumbertointeger

大小：0B | 2019-09-09 15:33:42
js浮点数加法运算

大小：0B | 2019-03-04 09:17:58
Verilog加法器简单实现

Verilog加法器，比较简单的实现方式，适合初学者

大小：0B | 2019-05-01 09:48:49