verilog语言实现数字钟的设计

Name: verilog语言实现数字钟的设计
Rating: 4.5 (54 reviews)
Author: qq_43177348

上传者：qq_43177348 2019-05-31 06:10:14上传 RAR文件 271.57KB 热度 54次

采用verilog语言实现数字钟的设计，采用quarters2语言环境。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2019-05-31 06:10:14

能用的，代码蛮清晰的

: 码姐姐匿名网友 2019-05-31 06:10:14

很好，可以烧到fpga上直接用

verilog语言实现数字钟的设计

采用verilog语言实现数字钟的设计，采用quarters2语言环境。

大小：0B | 2019-05-31 06:10:14
数字钟verilog语言实现

这是用verilog语言实现的数字钟，以FPGA为应用平台，实现了精确计时，以及电台报时和闹钟等功能...

大小：0B | 2020-05-25 02:20:54
数字钟 的VHDL语言实现

大小：0B | 2018-12-07 17:12:16
用VHDL语言实现数字钟的设计

用VHDL语言实现数字钟的设计word

大小：0B | 2019-07-13 13:06:24
数字钟Verilog设计

大小：0B | 2019-03-12 19:34:03
数字钟Verilog语言编写

用Verilog语言编写,实现数字时钟的功能,并可以复位,调时

大小：488KB | 2020-09-28 15:17:31
基于Verilog语言的数字钟

Verilog语言设计数字钟，具有闹钟，校准，整点报时功能

大小：0B | 2019-06-04 09:56:27
采用Verilog语言设计的电子数字钟

设计一个简单的数字钟，显示时间范围为00：00~59：59，且具有清零功能。完整的代码和注释；

大小：0B | 2018-12-19 04:30:27
基于verilog的数字钟实现

该程序实现了基本的数字钟的显示功能。并且也实现了基本的清零功能。其他的调时，报时功能只要在程序中添加...

大小：0B | 2019-07-07 01:27:55
verilog编程实现的数字钟

verilog编程实现的数字钟，里面有详尽的注释，整个工程直接打包，里面有波形图仿真，程序代码.v文...

大小：0B | 2019-05-31 20:23:55
Verilog_实现简易数字钟设计

Verilog_实现简易数字钟设计......

大小：0B | 2019-05-14 17:53:56
Verilog数字钟

用Verilog实现能调时的数字钟。带有仿真tb文件

大小：0B | 2019-09-29 01:53:19
verilog数字钟

verilong数字钟代码24小时制，可现实星期，仿真通过

大小：0B | 2020-02-08 08:41:28
数字钟-verilog

大小：0B | 2019-01-23 09:05:15
基于Verilog的数字钟设计

大小：0B | 2019-01-17 11:33:25
基于FPGA用Verilog HDL语言实现的多功能数字钟

这是一个基于FPGA，用VerilogHDL语言实现的多功能数字钟，课程设计的项目。

大小：0B | 2019-05-25 07:50:00