用VHDL语言实现数字钟的设计

Name: 用VHDL语言实现数字钟的设计
Rating: 4.5 (48 reviews)
Author: qq_92384660

上传者：qq_92384660 2019-07-13 13:06:24上传 DOCX文件 397.88KB 热度 48次

用VHDL语言实现数字钟的设计word

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

用VHDL语言实现数字钟的设计

用VHDL语言实现数字钟的设计word

大小：0B | 2019-07-13 13:06:24
数字钟 的VHDL语言实现

大小：0B | 2018-12-07 17:12:16
vhdl语言的数字钟设计

24小时计数显示; 具有校时功能(时,分) ; 实现闹钟功能(定时,闹响); 采用硬件描述语言 VH...

大小：106KB | 2020-09-20 22:49:20
用VHDL语言编写的数字钟

用VHDL语言编写的数字钟，有整点报时功能。校时功能.还有闹钟工功能。可以定闹钟。适用于FPGA、C...

大小：9KB | 2020-07-17 16:00:48
verilog语言实现数字钟的设计

采用verilog语言实现数字钟的设计，采用quarters2语言环境。

大小：0B | 2019-05-31 06:10:14
用VHDL设计数字钟

Design digital clock with VHDL

大小：0B | 2019-06-26 08:07:51
VHDL语言数字钟

大小：0B | 2019-02-26 21:03:15
数字钟verilog语言实现

这是用verilog语言实现的数字钟，以FPGA为应用平台，实现了精确计时，以及电台报时和闹钟等功能...

大小：0B | 2020-05-25 02:20:54
基于VHDL语言的数字钟设计

大小：0B | 2019-02-26 21:00:59
用VHDL语言输入方法设计数字钟

EDA工具的设计流程、VHDL语言的结构和语法，以及软件模拟波形仿真

大小：0B | 2019-09-03 02:42:07
用VHDL语言写的EDA数字钟

1、设计一个能显示1/10秒、秒、分、时的12小时数字钟。2、熟练掌握各种计数器的使用。3、能用计数...

大小：0B | 2019-09-20 15:47:49
多功能数字钟数字钟VHDL语言

大小：0B | 2018-12-07 17:12:18
数字钟的VHDL实现

数字钟的VHDL全部代码和工程文件,只需要更改相应的接口就可以在你的板子上运行。实现了三个按钮控制全...

大小：970KB | 2021-04-19 05:15:37
VHDL数字钟设计

大小：0B | 2019-01-08 15:39:58
VHDL数字钟的设计

实现了时钟、分钟、秒钟分别计数，按键key0控制分钟加一，按键key1控制时钟加一，按键key3控制...

大小：0B | 2019-07-06 00:27:36
数字钟的VHDL设计

大小：0B | 2019-03-01 02:26:22