Verilog_实现简易数字钟设计

Name: Verilog_实现简易数字钟设计
Rating: 4.5 (65 reviews)
Author: wr-kevin

上传者：wr-kevin 2019-05-14 17:53:56上传 DOC文件 26.5KB 热度 65次

Verilog_实现简易数字钟设计......

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2019-05-14 17:53:56

感觉有点看不懂额，功力还不够

Verilog_实现简易数字钟设计

Verilog_实现简易数字钟设计......

大小：0B | 2019-05-14 17:53:56
数字钟Verilog设计

大小：0B | 2019-03-12 19:34:03
简易数字钟设计

这是一个用stc12c5a系列的芯片设计的时钟，他包含着一般的计时功能，还有秒表功能，还有断电后能保...

大小：47KB | 2020-07-17 18:28:15
Verilog数字钟

用Verilog实现能调时的数字钟。带有仿真tb文件

大小：0B | 2019-09-29 01:53:19
verilog数字钟

verilong数字钟代码24小时制，可现实星期，仿真通过

大小：0B | 2020-02-08 08:41:28
数字钟-verilog

大小：0B | 2019-01-23 09:05:15
verilog设计数字钟

带闹钟和音乐电路的程序，不过定时后会一直响，还没想好怎么修改

大小：0B | 2019-05-28 17:49:36
ewb设计简易数字钟

基于ewb版的简易数字钟设计，基本数字钟，闹钟，整点报时，秒表，校准，星期，功能切换

大小：0B | 2018-12-26 01:30:26
简易数字钟

数字钟：实现简单计时以及时间调整等工作。实际可靠！

大小：0B | 2020-02-29 03:13:49
简易数字钟EDA设计

本实验要求在QuartusII开发系统中用可编程逻辑器件完成简易数字钟的EDA设计。掌握较为复杂逻辑...

大小：0B | 2019-09-03 18:34:01
基于verilog的数字钟实现

该程序实现了基本的数字钟的显示功能。并且也实现了基本的清零功能。其他的调时，报时功能只要在程序中添加...

大小：0B | 2019-07-07 01:27:55
verilog编程实现的数字钟

verilog编程实现的数字钟，里面有详尽的注释，整个工程直接打包，里面有波形图仿真，程序代码.v文...

大小：0B | 2019-05-31 20:23:55
verilog语言实现数字钟的设计

采用verilog语言实现数字钟的设计，采用quarters2语言环境。

大小：0B | 2019-05-31 06:10:14
数字钟verilog语言实现

这是用verilog语言实现的数字钟，以FPGA为应用平台，实现了精确计时，以及电台报时和闹钟等功能...

大小：0B | 2020-05-25 02:20:54
基于Verilog的数字钟设计

大小：0B | 2019-01-17 11:33:25
verilog编写数字钟

包含数字钟Verilog代码、multisim仿真图，modelsim仿真图

大小：0B | 2019-05-31 20:23:48