基于FPGA用Verilog HDL语言实现的多功能数字钟

Name: 基于FPGA用Verilog HDL语言实现的多功能数字钟
Rating: 4.5 (71 reviews)
Author: 千与千寻ML

上传者：千与千寻ML 2019-05-25 07:50:00上传 RAR文件 1.07MB 热度 71次

这是一个基于FPGA，用VerilogHDL语言实现的多功能数字钟，课程设计的项目。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于FPGA用Verilog HDL语言实现的多功能数字钟

这是一个基于FPGA，用VerilogHDL语言实现的多功能数字钟，课程设计的项目。

大小：0B | 2019-05-25 07:50:00
Verilog HDL多功能数字钟

Verilog HDL multifunction digital clock

大小：0B | 2019-06-28 01:24:20
基于Verilog HDL设计的多功能数字钟

大小：122.09 KB | 2019-06-04 09:56:15
基于Verilog加HDL设计的多功能数字钟

基于VerilogHDL语言实现多功能数字时钟内含有程序

大小：0B | 2019-05-02 04:09:47
用Verilog语言编写的多功能数字钟

用Verilog语言编写的多功能数字钟《数字电子技术课程设计》报告

大小：144KB | 2020-09-19 21:26:07
FPGA实现多功能数字钟Verilog.rar

使用Verilog实现的多功能数字钟（时钟，闹钟（设置、闹钟音乐）、整点报时、秒表、数码管显示），包...

大小：654KB | 2020-07-21 21:27:55
数字钟verilog语言实现

这是用verilog语言实现的数字钟，以FPGA为应用平台，实现了精确计时，以及电台报时和闹钟等功能...

大小：0B | 2020-05-25 02:20:54
verilog多功能数字钟

完整齐全目录1、绪论 12、VERILOGHDL的基础知识2.1VERILOGHDL概述 22.1....

大小：0B | 2020-05-22 16:49:42
基于FPGA的多功能数字钟

大小：0B | 2019-01-22 17:24:20
用FPGA控制的多功能数字钟

用FPGA控制的多功能数字钟可以共有兴趣的人下载哦~

大小：382KB | 2020-08-19 21:59:55
基于FPGA多功能数字钟程序

大小：0B | 2019-02-18 18:55:17
Verilog多功能数字钟程序

数字钟的分、时、秒模块编写，以及设置时钟功能，加闹钟功能

大小：0B | 2019-07-11 12:59:34
基于FPGA多功能的数字钟设计

该程序是基于FPGA多功能的数字钟设计，具备了常用的功能，比如时分秒的记时，还有闹钟

大小：0B | 2018-12-26 01:44:46
基于FPGA的多功能数字钟设计

该程序是用VHDL语言编写的，具有数字钟最基本的功能

大小：0B | 2018-12-26 01:44:49
verilog语言实现数字钟的设计

采用verilog语言实现数字钟的设计，采用quarters2语言环境。

大小：0B | 2019-05-31 06:10:14
基于verilog的fpga数字钟

大小：0B | 2019-01-07 18:09:11