数字钟Verilog设计 上传者：lanxinxue99374 2019-03-12 19:34:03上传 DOC文件 35KB 热度 44次 数字钟 Verilog 硬件语言设计 包括设时，定时，闹铃等功能 可在quartus II仿真实现。 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 码姐姐匿名网友 2019-03-12 19:34:03 真的不错，代码清晰，结构清晰 码姐姐匿名网友 2019-03-12 19:34:03 很好，很全，学习， 码姐姐匿名网友 2019-03-12 19:34:03 还不错吧， 当时应该参考价值还不错！！ 码姐姐匿名网友 2019-03-12 19:34:03 不错，代码很清晰，很完整 码姐姐匿名网友 2019-03-12 19:34:03 代码明晰，功能齐全，具有参考价值 码姐姐匿名网友 2019-03-12 19:34:03 写得很清楚，很完整。 码姐姐匿名网友 2019-03-12 19:34:03 挺好的，代码和清晰，可以使用的。 码姐姐匿名网友 2019-03-12 19:34:03 代码清晰，功能齐全 码姐姐匿名网友 2019-03-12 19:34:03 不错的文档，代码清晰 发表评论 lanxinxue99374 资源：7 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
真的不错，代码清晰，结构清晰
很好，很全，学习，
还不错吧， 当时应该参考价值还不错！！
不错，代码很清晰，很完整
代码明晰，功能齐全，具有参考价值
写得很清楚，很完整。
挺好的，代码和清晰，可以使用的。
代码清晰，功能齐全
不错的文档，代码清晰