采用Verilog语言设计的电子数字钟

Name: 采用Verilog语言设计的电子数字钟
Rating: 4.5 (48 reviews)
Author: lijingxianljxljx

上传者：lijingxianljxljx 2018-12-19 04:30:27上传 V文件 2.33KB 热度 48次

设计一个简单的数字钟，显示时间范围为00：00~59：59，且具有清零功能。完整的代码和注释；

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2018-12-19 04:30:27

用basy2实现了

: 码姐姐匿名网友 2018-12-19 04:30:27

换个板子不太好用

采用Verilog语言设计的电子数字钟

设计一个简单的数字钟，显示时间范围为00：00~59：59，且具有清零功能。完整的代码和注释；

大小：0B | 2018-12-19 04:30:27
数字钟Verilog设计

大小：0B | 2019-03-12 19:34:03
数字钟Verilog语言编写

用Verilog语言编写,实现数字时钟的功能,并可以复位,调时

大小：488KB | 2020-09-28 15:17:31
基于Verilog语言的数字钟

Verilog语言设计数字钟，具有闹钟，校准，整点报时功能

大小：0B | 2019-06-04 09:56:27
verilog语言实现数字钟的设计

采用verilog语言实现数字钟的设计，采用quarters2语言环境。

大小：0B | 2019-05-31 06:10:14
verilog数字钟

大小：0B | 2019-01-15 23:14:54
Verilog数字钟

用Verilog实现能调时的数字钟。带有仿真tb文件

大小：0B | 2019-09-29 01:53:19
数字钟-verilog

大小：0B | 2019-01-23 09:05:15
基于Verilog的数字钟设计

大小：0B | 2019-01-17 11:33:25
verilog设计数字钟

带闹钟和音乐电路的程序，不过定时后会一直响，还没想好怎么修改

大小：0B | 2019-05-28 17:49:36
数字钟verilog语言实现

这是用verilog语言实现的数字钟，以FPGA为应用平台，实现了精确计时，以及电台报时和闹钟等功能...

大小：0B | 2020-05-25 02:20:54
verilog数字钟程序

Verilog digital clock program

大小：0B | 2019-06-21 23:19:24
Verilog 数字钟代码

大小：0B | 2019-03-28 08:43:29
verilog编写数字钟

包含数字钟Verilog代码、multisim仿真图，modelsim仿真图

大小：0B | 2019-05-31 20:23:48
基于verilog的数字钟

大小：0B | 2018-12-08 02:10:28
verilog实验数字钟

使用verilog实现数字钟，整点报时，万年历，闹钟等功能

大小：0B | 2019-05-20 12:27:01