1. 首页
  2. 行业
  3. 金融
  4. EDA/PLD中的Verilog HDL行为建模具体实例

EDA/PLD中的Verilog HDL行为建模具体实例

上传者: 2020-12-13 06:22:29上传 PDF文件 32.24KB 热度 21次
7.4 行为建模具体实例以上面的频率计数器为例,其中的 HEX2LED 和 CNT_4b 模块采用行为建模。2004-08-16 第37页,共41页版权所有,侵权必究 绝密Verilog HDL 入门教程请输入文档编号 CNT_4b 模块对应的文件 CNT_4b.v 的内容如下: module CNT_4b (CLK, ENABLE, RESET, FULL, Q); input CLK; input ENABLE; input RESET; output FULL; output [3:0] Q; wire CLK;wire ENABLE;wire RESET;wire FULL;wire
用户评论