数字时钟的Verilog HDL实现

Name: 数字时钟的Verilog HDL实现
Rating: 4.5 (53 reviews)
Author: tony_alter_zhou

上传者：tony_alter_zhou 2020-08-29 21:27:10上传 V文件 6.43KB 热度 53次

利用Verilog HDL语言,实现的数字时钟,结果简单,非常通俗易懂,容易通读,非常适合初学者下载

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

数字时钟的Verilog HDL实现

利用Verilog HDL语言,实现的数字时钟,结果简单,非常通俗易懂,容易通读,非常适合初学者下载...

大小：6KB | 2020-08-29 21:27:10
基于Verilog HDL的数字时钟设计

个人课程作业，基于VerilogHDL的数字时钟设计，包括源代码和设计报告，供交流学习使用。如有使用...

大小：0B | 2020-06-12 09:12:38
数字秒表 verilog HDL实现

大小：0B | 2018-12-07 09:21:54
基于verilog HDL的FPGA时钟

用verilogHDL写的一个时钟，用LCD1602显示本人调试通过，显示时分秒，年月日没得问题

大小：0B | 2019-09-19 02:27:00
数字时钟的实现verilog版

Digital clock implementation (verilog version)

大小：0B | 2019-06-25 16:14:50
FPGA实现时钟显示Verilog HDL语言

利用Verilog HDL语言编写数字逻辑,最终将程序下载到FPGA开发板上,用LED显示时钟信息。...

大小：285KB | 2020-08-16 03:44:43
Verilog HDL数字设计

经典详细的HDL使用教程

大小：4.47MB | 2020-08-22 13:20:45
Verilog HDL实现的数字下变频DDC设计

Verilog语言实现的数字下变频设计。在ALTERA的QUARTUSii下实现。实用，好用。(Ve...

大小：0B | 2020-06-08 22:26:18
Verilog HDL实现各类数字电路的教程

内容简介计算机基础知识及性能评价方法；数字电路及veriloghdl简介；计算机加、减、乘、除及开方...

大小：14MB | 2024-09-25 09:28:29
数字时钟verilog

数字时钟verilog

大小：0B | 2019-09-07 02:52:43
数字时钟Verilog

数电课程设计FPGA上实现，设计要求1．有4只数码管分别显示小时及分钟2．用LED灯闪烁表示秒3．可...

大小：0B | 2019-07-05 20:39:54
CAM的Verilog HDL实现

CAM的Verilog HDL实现，个人已用quartus产品验证可行性

大小：0B | 2018-12-28 02:01:15
数字秒表verilog hdl代码

这是一个数字秒表的verilog代码可实现开始，暂停，同时计2组时间，清零的功能

大小：0B | 2019-05-31 07:07:04
基于Verilog的数字时钟

大小：0B | 2019-02-22 02:49:55
基于Verilog HDL的SPWM全数字算法的FPGA实现

大小：0B | 2018-12-07 12:29:42
数字时钟verilog程序

大小：0B | 2019-03-08 16:33:54