数字时钟verilog

Name: 数字时钟verilog
Rating: 4.5 (60 reviews)
Author: weixin_92669

上传者：weixin_92669 2019-09-07 02:52:43上传 ZIP文件 826.66KB 热度 60次

数字时钟verilog

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

数字时钟verilog

数字时钟verilog

大小：0B | 2019-09-07 02:52:43
数字时钟Verilog

数电课程设计FPGA上实现，设计要求1．有4只数码管分别显示小时及分钟2．用LED灯闪烁表示秒3．可...

大小：0B | 2019-07-05 20:39:54
数字时钟verilog程序

大小：0B | 2019-03-08 16:33:54
数字时钟verilog程序.rar

数字时钟verilog程序拟设计一个具有时、分、秒显示的基本功能以及具有整点报时、闹钟设定及提醒功...

大小：5KB | 2020-08-11 03:29:19
基于Verilog的数字时钟

大小：0B | 2019-02-22 02:49:55
数字时钟的实现verilog版

Digital clock implementation (verilog version)

大小：0B | 2019-06-25 16:14:50
数字时钟的Verilog HDL实现

利用Verilog HDL语言,实现的数字时钟,结果简单,非常通俗易懂,容易通读,非常适合初学者下载...

大小：6KB | 2020-08-29 21:27:10
基于verilog的数字时钟设计

基于verilog的数字时钟设计

大小：0B | 2019-04-27 23:33:40
基于verilog语言的数字时钟设计

有计时，跑表，闹钟，调整时间四大功能，功能完善，消逗也不错，

大小：0B | 2019-05-14 17:53:43
基于Verilog HDL的数字时钟设计

个人课程作业，基于VerilogHDL的数字时钟设计，包括源代码和设计报告，供交流学习使用。如有使用...

大小：0B | 2020-06-12 09:12:38
verilog时钟

采用verilog语言，运行在FPGA上的时钟程序，包括小时、分钟、秒，进行计时、

大小：0B | 2018-12-09 12:38:42
FPGA数字时钟计数器Verilog实现

FPGA基于Verilog语言的普通数字时钟计数器代码

大小：0B | 2019-05-16 06:21:41
verilog时钟显示

大小：0B | 2019-01-20 23:20:21
verilog时钟设计

FPGA 综合实验 always @(posedge clock0 or posedge clr) ...

大小：2KB | 2020-07-24 22:19:42
Verilog时钟分频

verilog时钟分频,50Mhz分频成5Mhz的实现代码

大小：0B | 2019-09-03 08:40:44
verilog时钟分频

大小：0B | 2018-12-08 07:46:40