FPGA实现时钟显示(Verilog HDL语言) 上传者：shy40909 2020-08-16 03:44:43上传 APPLICATION/X-RAR文件 285KB 热度 21次 利用Verilog HDL语言编写数字逻辑,最终将程序下载到FPGA开发板上,用LED显示时钟信息。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2020-08-16 03:44:43 不是verilog写的不过写的还算不错 码姐姐匿名网友 2020-08-16 03:44:43 不是verilog语言写的，是vhdl写的，quartus软件 发表评论 shy40909 资源：1 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
不是verilog写的不过写的还算不错
不是verilog语言写的，是vhdl写的，quartus软件