FPGA实现时钟显示(Verilog HDL语言) 上传者：shy40909 2020-08-16 03:44:43上传 APPLICATION/X-RAR文件 285KB 热度 42次 利用Verilog HDL语言编写数字逻辑,最终将程序下载到FPGA开发板上,用LED显示时钟信息。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2020-08-16 03:44:43 不是verilog写的不过写的还算不错 码姐姐匿名网友 2020-08-16 03:44:43 不是verilog语言写的，是vhdl写的，quartus软件 发表评论
不是verilog写的不过写的还算不错
不是verilog语言写的，是vhdl写的，quartus软件