基于Verilog HDL的数字时钟设计 上传者：bss55594 2020-06-12 09:12:38上传 DOC文件 211.5KB 热度 51次 个人课程作业，基于VerilogHDL的数字时钟设计，包括源代码和设计报告，供交流学习使用。如有使用，请注明出处。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2020-06-12 09:12:38 还是挺有用的 码姐姐匿名网友 2020-06-12 09:12:38 对毕业设计还是有帮助的. 码姐姐匿名网友 2020-06-12 09:12:38 使用了一下，还不错 码姐姐匿名网友 2020-06-12 09:12:38 嗯，对毕业设计还是有帮助的 码姐姐匿名网友 2020-06-12 09:12:38 代码挺全的，还行 发表评论
还是挺有用的
对毕业设计还是有帮助的.
使用了一下，还不错
嗯，对毕业设计还是有帮助的
代码挺全的，还行