数字秒表verilog hdl代码

Name: 数字秒表verilog hdl代码
Rating: 4.5 (57 reviews)
Author: 徐礼靖

上传者：徐礼靖 2019-05-31 07:07:04上传 RAR文件 958.18KB 热度 57次

这是一个数字秒表的verilog代码可实现开始，暂停，同时计2组时间，清零的功能

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

数字秒表verilog hdl代码

这是一个数字秒表的verilog代码可实现开始，暂停，同时计2组时间，清零的功能

大小：0B | 2019-05-31 07:07:04
数字秒表 verilog HDL实现

大小：0B | 2018-12-07 09:21:54
用verilog HDL语言编写的秒表

Stopwatch written in verilog HDL language

大小：0B | 2019-06-21 23:19:28
Verilog HDL数字设计

经典详细的HDL使用教程

大小：4.47MB | 2020-08-22 13:20:45
数字式秒表verilog源代码

数电实验，数字式秒表verilog源代码，计数暂停清零

大小：0B | 2018-12-17 04:11:29
Verilog HDL源代码

大小：0B | 2019-04-13 07:18:32
Verilog HDL代码实例

大小：0B | 2019-04-06 15:47:36
Verilog HDL数字系统设计

VerilogHDL数字系统设计相当好的讲义，可供初学者和有一定基础的人使用，非常有帮助

大小：0B | 2020-01-11 16:44:10
Verilog HDL高级数字设计

VerilogHDL是一种硬件描述语言（，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表...

大小：0B | 2019-05-25 07:49:08
Verilog HDL数字设计与综合

Verilog HDL 数字设计与综合, a very good book to read

大小：13.35MB | 2020-11-06 01:35:27
数字时钟的Verilog HDL实现

利用Verilog HDL语言,实现的数字时钟,结果简单,非常通俗易懂,容易通读,非常适合初学者下载...

大小：6KB | 2020-08-29 21:27:10
UART Verilog串口通信Verilog HDL代码

UART Verilog HDL代码,经过RTL仿真和FPGA验证。波特率支持9600~92160...

大小：0B | 2018-12-29 09:35:46
verilog秒表

顶层模块----顶层模块对底层模块进行例化，顶层模块不做逻辑设计。底层模块----共2个底层模块，计...

大小：0B | 2019-05-19 13:09:42
VERILOG HDL

本书简要介绍了Verilog硬件描述语言的基础知识，包括语言的基本内容和基本结构，以及利用该语言在各...

大小：0B | 2019-10-04 19:38:24
verilog hdl

verilogHDLexamples,基于verilog的非常实用的一些举例链接，可以直接下载

大小：0B | 2019-05-27 13:25:56
Verilog HDL

大小：0B | 2018-12-08 23:17:58