基于Verilog HDl的设计

Name: 基于Verilog HDl的设计
Rating: 4.5 (44 reviews)
Author: qqthirty37893

上传者：qqthirty37893 2021-04-17 20:40:26上传 PPT文件 347KB 热度 44次

教学课件基于Verilog HDL的设计

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于Verilog HDl的设计

教学课件基于Verilog HDL的设计

大小：347KB | 2021-04-17 20:40:26
基于Verilog HDL的UART设计代码

基于VerilogHDL的UART设计完整代码及testbench

大小：0B | 2019-09-24 10:52:31
基于Verilog HDL的数字时钟设计

个人课程作业，基于VerilogHDL的数字时钟设计，包括源代码和设计报告，供交流学习使用。如有使用...

大小：0B | 2020-06-12 09:12:38
基于Verilog HDL的数字系统设计

基于VerilogHDL的数字系统设计入门教程

大小：0B | 2019-09-07 08:37:12
基于Verilog HDL的数字系统应用设计

大小：0B | 2019-04-11 16:56:00
基于Verilog HDL滤波器的设计

现代计算机和通信系统中广泛采用数字信号处理的技术和方法,其基本思路是先把信号用一系列的数字来表示,然...

大小：370KB | 2020-10-28 02:52:37
Verilog HDL设计实例

一些Verilog设计的案例，比如FIFO和调制解调器等

大小：0B | 2019-07-29 16:48:44
Verilog HDL数字设计

经典详细的HDL使用教程

大小：4.47MB | 2020-08-22 13:20:45
基于verilog HDL的FPGA教程

这是FPGA的基础教程。基于verilog HDL语言，通过具体的实例来学习FPGA。

大小：0B | 2018-12-25 18:10:21
基于verilog HDL的ARM核

用verilog HDL编写的ARM处理器核，可以在你的FPGA中进行移植

大小：0B | 2018-12-29 13:40:44
基于verilog HDL的FPGA时钟

用verilogHDL写的一个时钟，用LCD1602显示本人调试通过，显示时分秒，年月日没得问题

大小：0B | 2019-09-19 02:27:00
基于Verilog HDL的UART模块设计与仿真

通用异步收发器UART常用于微机和外设之间的数据交换,针对UART的特点,提出了一种基于Verilo...

大小：82KB | 2020-08-13 08:26:20
基于Verilog HDL的数字系统应用设计.pdf

基于VerilogHDL的数字系统应用设计.pdf

大小：0B | 2020-05-23 01:34:00
基于Verilog HDL的异步FIFO设计与实现

基于VerilogHDL的异步FIFO设计与实现

大小：0B | 2019-05-28 09:32:34
基于Verilog HDL语言的CRC校验芯片设计

基于VerilogHDL语言的CRC校验芯片设计

大小：0B | 2019-07-16 06:20:42
Verilog加HDL设计的要点

Verilog+HDL设计的要点，可供大家参考

大小：0B | 2019-05-07 02:42:22