基于Verilog HDL 设计的多功能数字钟 上传者：zhi810 2020-01-29 15:32:08上传 PDF文件 122.09KB 热度 48次 本文利用VerilogHDL语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过AlteraQuartusⅡ4.1和ModelSimSE6.0完成综合、仿真。此程序通过下载到FPGA芯片后，可应用于实际的数字钟显示中。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
