卷积码译码器设计.pdf

Name: 卷积码译码器设计.pdf
Rating: 4.5 (62 reviews)
Author: 周文

上传者：周文 2019-07-29 10:09:18上传 PDF文件 195KB 热度 62次

关于卷积码译码器设计的文档,含有verilogHDL代码.

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

卷积码译码器设计.pdf

关于卷积码译码器设计的文档,含有verilogHDL代码.

大小：0B | 2019-07-29 10:09:18
Matlab卷积码译码器仿真

主要解决对一个卷积码序列进行维特比(Viterbi)译码输出,并通过Matlab软件进行设计与仿真,...

大小：1004KB | 2020-09-20 10:50:26
卷积码译码器的设计与仿真

卷积码是一种向前纠错控制编码。它将连续的信息比特序列映射为连续的编码器输出符号。这种映射是高度结构化...

大小：0B | 2018-12-29 07:33:43
卷积码编译码器的VHDL设计

大小：0B | 2019-02-19 16:20:09
卷积码的维特比译码器

这是一个针对卷积码的维特比译码器.开发环境为MATLAB.

大小：0B | 2018-12-29 07:20:38
基于FPGA的卷积码编译码器

由于卷积码具有较好的纠错性能,因而在通信系统中被广泛使用。采用硬件描述语言VerilogHDL或VH...

大小：282KB | 2020-09-03 02:09:40
基于FPGA的卷积码的编译码器设计

为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题,提出一种新型的适用于FPGA特点,...

大小：0B | 2020-10-27 12:42:04
Matlab的卷积码译码器的设计与仿真

卷积码译码器的论文，对毕业设计很有用，可以仿真的。

大小：0B | 2019-07-26 04:38:44
卷积码译码

资源是卷积码 VIP 解码的 matlab 仿真代码，卷积码表示为 (n，k，m), 其中 n 是数...

大小：0B | 2019-06-21 17:11:36
吉比特里所码和卷积码级联译码器设计

针对60-GHz无线个域网,提出了一种吉比特里所码和卷积码级联译码器架构。在推荐级联架构中,里所码和...

大小：478KB | 2020-10-28 05:18:55
基于FPGA的卷积码译码器的方案

本文基于FPGA技术设计了一种(2,1,8)卷积码的硬判决维特比译码器。该译码器以FPGA片内的寄存...

大小：73KB | 2020-08-11 03:30:27
卷积码编译码器的研究与实现

卷积码编译码器的研究与实现

大小：0B | 2019-07-12 16:34:24
卷积码编译码器matlab仿真验证.rar

213卷积码编译码器matlab验证文件里面主要有： 213卷积码编译码的基础波形生成文件 213...

大小：385KB | 2020-07-23 20:21:31
LTE中卷积码的译码器设计与FPGA实现

大小：0B | 2019-03-03 18:25:06
215 卷积码编译码器基于FPGA设计与实现

毕业设计，(2,1，5) 卷积码和基于硬判决的 vetby 解码，在 quartz 平台上运行

大小：0B | 2019-06-21 17:11:22
基于Matlab的卷积码译码器的设计与仿真

本文计主要解决对一个卷积码序列进行维特比(Viterbi)译码输出,并通过Matlab软件进行设计与...

大小：0B | 2019-07-26 04:38:37