卷积码编译码器的研究与实现

Name: 卷积码编译码器的研究与实现
Rating: 4.5 (51 reviews)
Author: kaile8862

上传者：kaile8862 2019-07-12 16:34:24上传 PDF文件 108.15KB 热度 51次

卷积码编译码器的研究与实现

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

卷积码编译码器的研究与实现

卷积码编译码器的研究与实现

大小：0B | 2019-07-12 16:34:24
基于FPGA的卷积码编译码器

由于卷积码具有较好的纠错性能,因而在通信系统中被广泛使用。采用硬件描述语言VerilogHDL或VH...

大小：282KB | 2020-09-03 02:09:40
卷积码编译码器的VHDL设计

大小：0B | 2019-02-19 16:20:09
215 卷积码编译码器基于FPGA设计与实现

毕业设计，(2,1，5) 卷积码和基于硬判决的 vetby 解码，在 quartz 平台上运行

大小：0B | 2019-06-21 17:11:22
卷积码译码器的设计与仿真

卷积码是一种向前纠错控制编码。它将连续的信息比特序列映射为连续的编码器输出符号。这种映射是高度结构化...

大小：0B | 2018-12-29 07:33:43
卷积码译码器设计.pdf

关于卷积码译码器设计的文档,含有verilogHDL代码.

大小：0B | 2019-07-29 10:09:18
Matlab卷积码译码器仿真

主要解决对一个卷积码序列进行维特比(Viterbi)译码输出,并通过Matlab软件进行设计与仿真,...

大小：1004KB | 2020-09-20 10:50:26
基于FPGA的卷积码的编译码器设计

为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题,提出一种新型的适用于FPGA特点,...

大小：0B | 2020-10-27 12:42:04
卷积码编译码

卷积码的编译码，信道为AWGN信道，BPSK调制，码率为1/2，译码为viterbi硬判决，并画出了...

大小：0B | 2019-07-07 23:51:23
卷积码的维特比译码器

这是一个针对卷积码的维特比译码器.开发环境为MATLAB.

大小：0B | 2018-12-29 07:20:38
卷积码编译码器matlab仿真验证.rar

213卷积码编译码器matlab验证文件里面主要有： 213卷积码编译码的基础波形生成文件 213...

大小：385KB | 2020-07-23 20:21:31
卷积码的编译码

卷积码编译码的matlab实现,可用于在MATLAB上运行

大小：0B | 2020-05-15 08:25:48
MATLAB实现卷积码编译码

MATLAB实现卷积码编译码。包含viterbi仿真还有一些编码以及译码的基本知识。

大小：0B | 2019-04-27 21:11:02
213卷积码编译码器实现例程.rar

这个是我自己写的例程,调试环境是CCSv8.3 一共有三个工程文件,将文件夹复制到软件的工作文件夹里...

大小：172KB | 2020-08-21 07:15:27
论文研究并行级联卷积码PCCC编译码器实现方法研究.pdf

并行级联卷积码（PCCC）编、译码器实现方法研究，丁金鹏，郑伟，本文简单介绍了并行级联卷积码（PCC...

大小：0B | 2020-04-19 18:41:32
LTE中卷积码的译码器设计与FPGA实现

大小：0B | 2019-03-03 18:25:06