LTE中卷积码的译码器设计与FPGA实现

基于长期演进( I TE) 的 Ta i l — b i t i n g卷积 码 ， 介 绍 了维特 比译码 算 法， 它是一 种 最优 的卷 积码 译码 算 法。 由于 Ta i l — b i t i n g卷积码 的循环特性 ， 采 用固定延迟译码 的方法 ， 降低 了译码 复杂度。通过使用全并行 的结构及 简单的 回溯存储 方 法， 设计了一个具有高速和低复杂度的固定延迟译码器。在 F P GA上实现并验证， 验证结果表明译码器的性能满足了 I TE 系统 的要 求