Matlab的卷积码译码器的设计与仿真

Name: Matlab的卷积码译码器的设计与仿真
Rating: 4.5 (60 reviews)
Author: qq_65348

上传者：qq_65348 2019-07-26 04:38:44上传 DOC文件 1.03MB 热度 60次

卷积码译码器的论文，对毕业设计很有用，可以仿真的。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

Matlab的卷积码译码器的设计与仿真

卷积码译码器的论文，对毕业设计很有用，可以仿真的。

大小：0B | 2019-07-26 04:38:44
Matlab卷积码译码器仿真

主要解决对一个卷积码序列进行维特比(Viterbi)译码输出,并通过Matlab软件进行设计与仿真,...

大小：1004KB | 2020-09-20 10:50:26
卷积码译码器的设计与仿真

卷积码是一种向前纠错控制编码。它将连续的信息比特序列映射为连续的编码器输出符号。这种映射是高度结构化...

大小：0B | 2018-12-29 07:33:43
基于Matlab的卷积码译码器的设计与仿真

本文计主要解决对一个卷积码序列进行维特比(Viterbi)译码输出,并通过Matlab软件进行设计与...

大小：0B | 2019-07-26 04:38:37
卷积码译码器设计.pdf

关于卷积码译码器设计的文档,含有verilogHDL代码.

大小：0B | 2019-07-29 10:09:18
卷积码编译码器matlab仿真验证.rar

213卷积码编译码器matlab验证文件里面主要有： 213卷积码编译码的基础波形生成文件 213...

大小：385KB | 2020-07-23 20:21:31
卷积码编译码器的VHDL设计

大小：0B | 2019-02-19 16:20:09
卷积码的维特比译码器

这是一个针对卷积码的维特比译码器.开发环境为MATLAB.

大小：0B | 2018-12-29 07:20:38
卷积码编码与译码matlab仿真

利用 matlab 仿真实现卷积码的编译码

大小：0B | 2019-06-21 17:11:46
matlab仿真卷积码的编译码

卷积码编码与Viterbi译码的MATLAB仿真研究.pdf

大小：0B | 2020-05-13 11:24:44
卷积码编译码器的研究与实现

卷积码编译码器的研究与实现

大小：0B | 2019-07-12 16:34:24
卷积码编译码matlab仿真

用MATLAB编的2,1,7卷积码，编码，，译码部分都有，，算法简单易懂，，适合初学MATLAB

大小：0B | 2019-05-31 15:05:46
基于FPGA的卷积码的编译码器设计

为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题,提出一种新型的适用于FPGA特点,...

大小：0B | 2020-10-27 12:42:04
LTE中卷积码的译码器设计与FPGA实现

大小：0B | 2019-03-03 18:25:06
基于FPGA的卷积码编译码器

由于卷积码具有较好的纠错性能,因而在通信系统中被广泛使用。采用硬件描述语言VerilogHDL或VH...

大小：282KB | 2020-09-03 02:09:40
一种高效咬尾卷积码译码器的设计与仿真

摘要:介绍了咬尾卷积码的和次译码算法的实现细节。给出了采用新的蝶形图计算方法和环形内存来节省硬件资源...

大小：358KB | 2021-04-18 03:31:56