用VHDL语言写的EDA数字钟 上传者：weixin_26835 2019-09-20 15:47:49上传 DOC文件 92KB 热度 37次 1、设计一个能显示1/10秒、秒、分、时的12小时数字钟。2、熟练掌握各种计数器的使用。3、能用计数器构成十进制、六十进制、十二进制等所需进制的计数器。4、能用低位的进位输出构成高位的计数脉冲。 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 码姐姐匿名网友 2019-09-20 15:47:49 很好，和我需要的一样 码姐姐匿名网友 2019-09-20 15:47:49 嗯嗯，资源还行，要是多加点功能就好了 发表评论 weixin_26835 资源：1 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
很好，和我需要的一样
嗯嗯，资源还行，要是多加点功能就好了