float add v加法函数 上传者:ycgwy 2024-12-29 03:58:04上传 V文件 5.93KB 热度 42次 标题:float_add.v Verilog实现浮点数加法运算,采用单精度浮点型格式。支持硬件浮点数相减,并可根据需求调整浮点型减法的精度。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论