float_divide.v 上传者：ycgwy 2021-05-01 10:37:59上传 V文件 2.65KB 热度 32次 FPGA Verilog浮点数除法运算,采用单精度浮点型小数格式,运算结果精度可设置,可封装成IP核 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
