add4.v 实现16位加法器

Name: add4.v 实现16位加法器
Rating: 4.5 (34 reviews)
Author: qq_30360

上传者：qq_30360 2020-07-18 00:53:40上传 V文件 1.27KB 热度 34次

本成勋可以实现16位加法器并且实现了层次化设计，有利于初学者学习fgpga，代码可靠易懂，是一个很好的参考程序

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

add4.v实现16位加法器

本成勋可以实现16位加法器并且实现了层次化设计，有利于初学者学习fgpga，代码可靠易懂，是一个很...

大小：1KB | 2020-07-18 00:53:40
自编4位加法器

自编4位加法器，无bug

大小：0B | 2020-03-14 08:07:18
4位加法器代码VHDL实现

大小：0B | 2019-03-10 08:26:30
[quartus 2] 4位加法器扩展为16位

大小：0B | 2019-04-09 07:03:51
16位行波加法器

16位行波加法器，存在bug，从modelsim仿真看出。

大小：0B | 2019-07-08 19:35:44
4位加法器设计报告

可用于单片机最小系统开发，希望能够帮到你们解决一些实际问题。

大小：0B | 2019-07-09 19:18:12
16位超前进位加法器

eetop.cn_Verilog实现一个16位超前进位加法器.对初学者是十分有帮助的

大小：0B | 2019-05-15 13:38:37
32位加法器

32位的加法器，仿真可用。VHDL语言实现

大小：0B | 2018-12-28 17:16:41
1024位加法器

大小：0B | 2019-04-09 07:03:02
第4关16位快速加法器设计.txt

第4关：16位快速加法器设计.txt

大小：0B | 2020-06-13 23:16:27
4位快速加法器设计.zip

利用前一步设计好的四位先行进位电路构造四位快速加法器,其引脚定义如图所示,其中 X,Y 为四位相加数...

大小：47KB | 2020-08-11 18:23:25
16位多级先行进位加法器

有测试文件,代码准确无错。为提高运算速度,可以参照超前进位加法器的设计思路,把16位加法器中的每四位...

大小：164KB | 2020-11-08 11:18:49
4位超前进位加法器

利用超前进位实现的4位加法器加快了进位传递的速率

大小：0B | 2019-05-15 13:38:44
matlab开发4位波纹加法器

matlab开发-4位波纹加法器。采用静态CMOS的加法器电路

大小：0B | 2020-04-24 12:58:58
4位减法加法器设计fpga

EDA/FPGA实验指导，包括程序代码，实验结果及报告

大小：0B | 2019-05-16 04:38:32
VHDL语言编写4位加法器

大小：0B | 2018-12-07 10:00:46