全数字锁相环实现的自适应低通滤波电路 .

Name: 全数字锁相环实现的自适应低通滤波电路 .
Rating: 4.5 (22 reviews)
Author: lylboy26758

上传者：lylboy26758 2021-03-26 23:46:04上传 PDF文件 895.76KB 热度 22次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

全数字锁相环实现的自适应低通滤波电路.

全数字锁相环实现的自适应低通滤波电路 .

大小：896KB | 2021-03-26 23:46:04
论文研究全数字锁相环实现的自适应低通滤波电路.pdf

提出了一种新的基于全数字锁相环的自适应低通滤波系统的结构和实现方法。输入信号经整形后产生方波信号，方...

大小：0B | 2020-04-26 23:31:10
全数字锁相环

大小：0B | 2019-01-11 23:47:12
ADPLL全数字锁相环

带宽自适应高阶全带宽自适应高阶全数字锁相环的研究与设计数字锁相环的研究与设计

大小：0B | 2019-07-13 20:00:51
全数字锁相环设计

全数字锁相环设计，是新型的锁相环设计，应用的基础!

大小：0B | 2019-05-01 22:19:46
基于DSP Builder的带宽自适应全数字锁相环的设计

本文采用一种基于比例积分(PI)控制算法的环路滤波器应用于带宽自适应的全数字锁相环,建立了该锁相环的...

大小：537KB | 2020-10-27 20:53:15
FPGA实现PLL全数字锁相环

FPGA实现PLL全数字锁相环全部代码

大小：0B | 2019-07-13 20:00:38
基于DSP Builder的带宽自适应全数字锁相环的设计与实现

在设计方法上多采用VHDL语言或者Verilog HDL语言编程完成系统设计,并利用EDA软件对系统...

大小：540KB | 2020-10-28 06:49:31
全数字锁相环的FPGA设计

大小：0B | 2019-01-11 23:47:15
智能全数字锁相环的设计

在FPGA片内实现全数字锁相环用途极广。本文在集成数字锁相环74297的基础上进行改进，设计了锁相状...

大小：25.99 KB | 2019-07-29 10:58:32
基于FPGA的全数字锁相环

基于FPGA的全数字锁相环

大小：0B | 2019-05-13 07:54:44
基于全数字锁相环的设计

本文在说明全数字锁相环的基础上,提出了一种利用FPGA设计一阶全数字锁相环的方法,并给出了关键部件的...

大小：74KB | 2021-02-25 15:56:41
数字锁相环Matlab环境下的全数字锁相环仿真模型.pdf

数字锁相环-Matlab环境下的全数字锁相环仿真模型.pdf这里有两篇数字锁相环的资料,希望对大家有...

大小：0B | 2019-09-16 19:27:38
一种新型带宽自适应全数字锁相环的设计方案

摘要:本文针对传统锁相环所存在的锁相范围窄、环路带宽和控制参数固定、以及提高锁相速度与减小稳态误差相...

大小：235KB | 2021-03-11 14:22:52
全数字锁相环verilog HDL程序

本程序包是我花费了两个月时间调试出来的全数字锁相环程序，极具参考价值。望刚刚涉及到锁相环的同仁可以好...

大小：0B | 2019-09-22 06:29:36
全数字锁相环原程序字

全数字锁相环原程序PLL是数字锁相环设计源程序,其中,Fi是输入频率(接收数据),Fo(Q5)是本地...

大小：0B | 2020-05-18 15:01:34