全数字锁相环的FPGA设计 上传者：l563847102 2019-01-11 23:47:15上传 DOC文件 86.5KB 热度 40次 本文主要介绍，全数字锁相环的设计方法，并用fpga实现 且给出了verilog代码，仅供大家参考学习 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 码姐姐匿名网友 2019-01-11 23:47:15 不完整，只能参考，有很好的参考价值。 码姐姐匿名网友 2019-01-11 23:47:15 还行吧，可以用来借鉴一下 码姐姐匿名网友 2019-01-11 23:47:15 还行吧，对我还算有帮助 码姐姐匿名网友 2019-01-11 23:47:15 貌似代码不完整，原理说得还可以 发表评论 l563847102 资源：12 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
不完整，只能参考，有很好的参考价值。
还行吧，可以用来借鉴一下
还行吧，对我还算有帮助
貌似代码不完整，原理说得还可以