智能全数字锁相环的设计

Name: 智能全数字锁相环的设计
Rating: 4.5 (59 reviews)
Author: qq91633

上传者：qq91633 2019-07-29 10:58:32上传 RAR文件 25.99 KB 热度 59次

智能全数字锁相环的设计

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

智能全数字锁相环的设计

在FPGA片内实现全数字锁相环用途极广。本文在集成数字锁相环74297的基础上进行改进，设计了锁相状...

大小：25.99 KB | 2019-07-29 10:58:32
全数字锁相环设计

全数字锁相环设计，是新型的锁相环设计，应用的基础!

大小：0B | 2019-05-01 22:19:46
全数字锁相环

大小：0B | 2019-01-11 23:47:12
全数字锁相环的FPGA设计

大小：0B | 2019-01-11 23:47:15
基于全数字锁相环的设计

本文在说明全数字锁相环的基础上,提出了一种利用FPGA设计一阶全数字锁相环的方法,并给出了关键部件的...

大小：74KB | 2021-02-25 15:56:41
ADPLL全数字锁相环

带宽自适应高阶全带宽自适应高阶全数字锁相环的研究与设计数字锁相环的研究与设计

大小：0B | 2019-07-13 20:00:51
全数字锁相环的研究与设计

大小：0B | 2019-03-07 05:37:25
基于FPGA的全数字锁相环设计

介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细叙述了其工作和设计思想，必用可编程逻辑器件...

大小：291KB | 2020-07-16 18:27:40
EDA PLD中的智能全数字锁相环的设计

1 引言数字锁相环路已在数字通信、无线电电子学及电力系统自动化等领域中得到了极为广泛的应用。随着集...

大小：75KB | 2020-12-13 09:44:56
基于FPGA的全数字锁相环

基于FPGA的全数字锁相环

大小：0B | 2019-05-13 07:54:44
基于FPGA的全数字锁相环的设计

基于FPGA的全数字锁相环的设计，给出了使用verilogHDL语言对锁相环进行基于FPGA的全数字...

大小：0B | 2019-05-06 19:06:30
FPGA内全数字延时锁相环的设计

现场可编程门阵YSJ(FPGA)的发展已经有二十多年，从最初的1200门发展到了目前数百万门至上千万...

大小：0B | 2019-05-01 22:19:04
数字锁相环Matlab环境下的全数字锁相环仿真模型.pdf

数字锁相环-Matlab环境下的全数字锁相环仿真模型.pdf这里有两篇数字锁相环的资料,希望对大家有...

大小：0B | 2019-09-16 19:27:38
60GHZ全数字锁相环的设计

大小：0B | 2019-01-11 23:47:14
基于FPGA的全数字锁相环设计dll

基于FPGA的全数字锁相环设计dll

大小：291.28 KB | 2022-12-08 15:15:49
全数字锁相环的设计与应用经典)

大小：0B | 2019-01-15 08:23:04