基于DSP Builder的带宽自适应全数字锁相环的设计与实现 上传者：qq_73912 2020-10-28 06:49:31上传 PDF文件 539.53KB 热度 34次 在设计方法上多采用VHDL语言或者Verilog HDL语言编程完成系统设计,并利用EDA软件对系统进行时序仿真,以验证设计的正确性。该种设计方法就要求设计者对FPGA硬件有一定的了解,并且具有扎实的硬件描述语言编程基础。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
