基于Verilog HDL的举重比赛裁判逻辑

Name: 基于Verilog HDL的举重比赛裁判逻辑
Rating: 4.5 (70 reviews)
Author: 魅启明

上传者：魅启明 2020-06-03 08:12:28上传 ZIP文件 104.71KB 热度 70次

当A,B,C三路输入信号中，存在两个或三个都为高电平信号时，输出信号F才为高电平，验证成功。要求VerilogHDL语言进行描述、波形图进行验证

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于Verilog HDL的举重比赛裁判逻辑

当A,B,C三路输入信号中，存在两个或三个都为高电平信号时，输出信号F才为高电平，验证成功。要求Ve...

大小：0B | 2020-06-03 08:12:28
比赛裁判用表

几种方便的裁判用表，可用在多种竞技比赛，方便、快捷。

大小：618KB | 2020-07-27 10:25:53
基于Verilog HDl的设计

教学课件基于Verilog HDL的设计

大小：347KB | 2021-04-17 20:40:26
基于verilog HDL的复杂数字逻辑电路设计

基于verilogHDL的复杂数字逻辑电路设计，夏宇闻数字逻辑设计，2000年以后编写，高等教育出版...

大小：0B | 2020-02-22 05:26:12
基本运算逻辑和它们的Verilog HDL模型

从算法设计到硬线逻辑的实现\基本运算逻辑和它们的Verilog HDL模型

大小：246KB | 2020-07-29 03:59:32
基于verilog HDL的FPGA教程

这是FPGA的基础教程。基于verilog HDL语言，通过具体的实例来学习FPGA。

大小：0B | 2018-12-25 18:10:21
基于verilog HDL的ARM核

用verilog HDL编写的ARM处理器核，可以在你的FPGA中进行移植

大小：0B | 2018-12-29 13:40:44
基于verilog HDL的FPGA时钟

用verilogHDL写的一个时钟，用LCD1602显示本人调试通过，显示时分秒，年月日没得问题

大小：0B | 2019-09-19 02:27:00
数字逻辑设计及Verilog HDL综合

本文主要介绍数字逻辑设计及Verilog HDL综合的基本知识和实践技巧。详细讲解了数字电路设计的流...

大小：500.99KB | 2023-04-16 18:58:10
EDA PLD中的Verilog HDL逻辑操作符

逻辑操作符有:* && (逻辑与)* (逻辑或) * !(逻辑非) 这些操作符在逻...

大小：20KB | 2020-12-13 10:15:16
VERILOG HDL

本书简要介绍了Verilog硬件描述语言的基础知识，包括语言的基本内容和基本结构，以及利用该语言在各...

大小：0B | 2019-10-04 19:38:24
verilog hdl

verilogHDLexamples,基于verilog的非常实用的一些举例链接，可以直接下载

大小：0B | 2019-05-27 13:25:56
Verilog HDL

大小：0B | 2018-12-08 23:17:58
基于Verilog HDL的UART设计代码

基于VerilogHDL的UART设计完整代码及testbench

大小：0B | 2019-09-24 10:52:31
基于Verilog HDL的CAN代码实现

在电子设计自动化（EDA）领域，Verilog HDL（硬件描述语言）是一种广泛使用的编程语言，用于...

大小：1.64MB | 2024-10-14 05:47:03
基于Verilog HDL的数字时钟设计

个人课程作业，基于VerilogHDL的数字时钟设计，包括源代码和设计报告，供交流学习使用。如有使用...

大小：0B | 2020-06-12 09:12:38