基于Verilog HDL 的UART设计代码

Name: 基于Verilog HDL 的UART设计代码
Rating: 4.5 (84 reviews)
Author: 天堂的风声

上传者：天堂的风声 2019-09-24 10:52:31上传 RAR文件 4KB 热度 84次

基于VerilogHDL的UART设计完整代码及testbench

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2019-09-24 10:52:31

挺好用的嗯，还不错

: 码姐姐匿名网友 2019-09-24 10:52:31

结合特权的代码看更好，适合FPGA新手看

基于Verilog HDL的UART设计代码

基于VerilogHDL的UART设计完整代码及testbench

大小：0B | 2019-09-24 10:52:31
UART Verilog串口通信Verilog HDL代码

UART Verilog HDL代码,经过RTL仿真和FPGA验证。波特率支持9600~92160...

大小：0B | 2018-12-29 09:35:46
基于Verilog HDL的UART模块设计与仿真

通用异步收发器UART常用于微机和外设之间的数据交换,针对UART的特点,提出了一种基于Verilo...

大小：82KB | 2020-08-13 08:26:20
基于verilog hdl 的uart串口程序

大小：0B | 2019-03-17 22:12:01
基于Verilog_HDL的UART串行通讯模块设计

基于Verilog_HDL的UART串行通讯模块设计

大小：994KB | 2021-04-20 07:27:13
基于Verilog HDL的通用UART模块设计与实现

针对工业控制器等对异步串行通讯应用的广泛需求,基于Verilog HDL语言设计了一种波特率、校验类...

大小：2.2MB | 2021-01-14 20:59:50
基于Verilog HDl的设计

教学课件基于Verilog HDL的设计

大小：347KB | 2021-04-17 20:40:26
EDA PLD中的基于Verilog HDL的UART模块设计与仿真

摘要:通用异步收发器UART常用于微机和外设之间的数据交换,针对UART的特点,提出了一种基于Ver...

大小：236KB | 2020-11-08 17:34:31
UART4UART参考设计Xilinx提供Verilog代码uart verilog

UART4UART参考设计,Xilinx提供Verilog代码uart_verilog

大小：11.187 KB | 2023-02-03 18:26:35
Verilog HDL实现的简易UART通信模块

一种简单的UART TX/RX模块，使用Verilog HDL实现FPGA的过程和相关实现方法。该模...

大小：48.02KB | 2023-06-03 01:25:53
基于Verilog HDL的CAN代码实现

在电子设计自动化（EDA）领域，Verilog HDL（硬件描述语言）是一种广泛使用的编程语言，用于...

大小：1.64MB | 2024-10-14 05:47:03
uart的verilog代码

用verilog写的uart代码适合初学者练练手工程已经建好了

大小：0B | 2019-11-25 02:07:35
基于Verilog_HDL的UART串行通讯模块设计及仿真_扈华

基于Verilog_HDL的UART串行通讯模块设计及仿真_扈华，很不错的论文

大小：0B | 2019-09-14 11:39:58
基于Verilog HDL的数字时钟设计

个人课程作业，基于VerilogHDL的数字时钟设计，包括源代码和设计报告，供交流学习使用。如有使用...

大小：0B | 2020-06-12 09:12:38
基于verilog HDL的FIR滤波器设计代码

Verilog HDL based FIR filter design - code

大小：0B | 2019-06-22 11:22:14
UART verilog代码

TheUART(UniversalAsynchronousReceiver/Transmitter)...

大小：0B | 2019-07-23 08:15:30