论文研究咬尾卷积编码器的Verilog HDL实现 .pdf 上传者：houguof 2019-09-17 20:56:19上传 PDF文件 409.21KB 热度 31次 咬尾卷积编码器的VerilogHDL实现，谷骞，别红霞，本文在阐述LTE标准中咬尾卷积编码原理的基础上，使用VerilogHDL语言和FPGA芯片设计并实现了该咬尾卷积码的编码器。在实现过程中本文提 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论 houguof 资源：19592 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
