论文研究咬尾卷积编码器的Verilog HDL实现 .pdf 上传者：houguof 2019-09-17 20:56:19上传 PDF文件 409.21KB 热度 62次 咬尾卷积编码器的VerilogHDL实现，谷骞，别红霞，本文在阐述LTE标准中咬尾卷积编码原理的基础上，使用VerilogHDL语言和FPGA芯片设计并实现了该咬尾卷积码的编码器。在实现过程中本文提 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
