卷积码编码verilog实现 上传者：duanjichao 2019-05-04 00:31:00上传 NONE文件 1.43KB 热度 34次 卷积码编码的verilog实现，利用状态机 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-05-04 00:31:00 不错 可以看一看 码姐姐匿名网友 2019-05-04 00:31:00 只能说一般，书上例题的实现 码姐姐匿名网友 2019-05-04 00:31:00 代码不错，还在学习中 码姐姐匿名网友 2019-05-04 00:31:00 可以使用，很不错 码姐姐匿名网友 2019-05-04 00:31:00 代码很强大，能实现 发表评论 duanjichao 资源：1 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
不错 可以看一看
只能说一般，书上例题的实现
代码不错，还在学习中
可以使用，很不错
代码很强大，能实现