RS编码器verilog仿真实现

Name: RS编码器verilog仿真实现
Rating: 4.5 (62 reviews)
Author: ???z

上传者：???z 2018-12-25 08:06:30上传 RAR文件 12.09KB 热度 62次

RS编码器 verilog 仿真功能实现

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

RS编码器verilog仿真实现

RS编码器 verilog 仿真功能实现

大小：0B | 2018-12-25 08:06:30
Verilog实现RS编码器255247

通过FPGA现场可编程逻辑器件，速度快，处理能力好，编写了RS编码器，带八个校验位，可以有效地进行纠...

大小：0B | 2019-05-07 22:38:47
fec向前纠错编码rs编码仿真实现

用 c语言实现了 fec 的前向纠错编码，包括 rs 编码和解码。

大小：0B | 2019-06-21 17:11:00
rs编码verilog实现

用verilog实现rs码reed_solomon.vrs_testbench.v

大小：0B | 2019-05-13 06:00:16
8_13编码器verilog实现包含仿真图

所谓的优先编码，救是看你的输入，只要给定的位进行编码，低于该位不管是什么电平信号都无所谓。这就是所谓...

大小：0B | 2019-05-16 06:17:12
GF23RS64编码器verilog设计

伽罗华域GF(2^3)上的RS(6,4)编码器verilog设计,可下到板子上,chipscope可...

大小：3.47MB | 2020-10-03 14:55:03
RS编码器的VerilogHDL程序实现

RS(Reed-Solomon)码是差错控制领域中一类重要的线性分组码，由于其出众的纠错能力，被广泛...

大小：0B | 2019-05-07 22:39:28
SPI verilog仿真实现

SPIverilog仿真实现仿真功能实现

大小：0B | 2020-05-22 18:56:08
UART verilog仿真实现

UARTverilog仿真实现仿真功能实现

大小：0B | 2019-06-03 20:01:08
rs204188)编码器工程及matlab仿真

大小：0B | 2019-01-07 21:34:19
rs编码器matlab程序

rs编码器的matlab编码程序，输入为0-7的整数，代表GF域中的元素

大小：0B | 2019-05-16 11:43:09
旋转编码器verilog程序

modulerotencoder(A,B,clk,reset,output8,lock,cs);in...

大小：0B | 2019-05-19 19:59:48
基于FPGA的RS编码器

FPGA进行RS编码，其设计的关键是伽罗华域乘法器，内附WORD说明

大小：0B | 2018-12-25 08:06:27
240176240192240163RS码编码器

该编码器为(240,176)、(240,192)、(240,163)编码器

大小：3KB | 2020-10-26 18:22:55
RS编码器的优化设计及FPGA实现

引言Reed-Solomon码首先是由Reed和Solomon两人于1960年提出来的,简称为RS码...

大小：681KB | 2020-10-28 01:49:12
RS_10_8_编码器的FPGA实现

RS码是一类重要的线性分组码，有很强的纠错能力，被广泛地应用于现代通信系统中。本文设计了一种能纠正一...

大小：0B | 2019-07-05 07:23:47