VHDL设计数字钟源代码

采用VHDL语言模块化设计方法，附gdf格式顶层图与COUNT时钟计数主模块接线图。(一)技术要求：1.十二进制数字钟，能显示时、分、秒，并可进行时和分的快速校正，秒的清零。2.有整点报时功能，从59分56秒开始，每秒报时一次，直到00分00秒为整点报时。整点报时的频率与其他几响不同。3.数码显示部分采用动态扫描显示法，能指示时钟驱动信号频率LIGHT[0]，要求计数器模块异步清零。(二)模块划分：底层模块：小时控制模块（24进制）、分钟、秒控制模块（60进制）响铃控制模块、时间set模块、响铃控制门闸模块；顶层模块(三)器件型号：Altera公司的FPGA芯片FLEX10K系列20TC144－4或Lattice公司的ISPSI1032－70LJ8