verilog 设计的VGA时序发生器

Name: verilog 设计的VGA时序发生器
Rating: 4.5 (66 reviews)
Author: xuan925818

上传者：xuan925818 2019-08-12 14:16:32上传 V文件 4.92KB 热度 66次

verilog设计的VGA时序发生器输出颜色和灰度条，上半部分输出颜色条，下半部分输出灰度条16阶

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2019-08-12 14:16:32

这个有点参考书的感觉，不是实际操作得出

verilog设计的VGA时序发生器

verilog设计的VGA时序发生器输出颜色和灰度条，上半部分输出颜色条，下半部分输出灰度条16阶

大小：0B | 2019-08-12 14:16:32
VGA彩条信号发生器.

大小：0B | 2018-12-07 13:52:11
VGA彩条信号发生器

大小：0B | 2018-12-07 13:52:15
基于SOPC的VGA测试信号发生器设计

依据VGA接口原理，使用SOPC技术实现VGA图形显示、利用一片Ahera的Cyclone系列FPG...

大小：0B | 2019-09-15 06:19:23
FPGA VGA彩条信号发生器

大小：0B | 2018-12-07 13:52:17
基于CPLD的VGA彩条信号发生器的设计

大小：0B | 2018-12-07 13:52:14
基于verilog的信号发生器

基于verilog的信号发生器，基于数字直接调频(DDS)技术,内含源代码

大小：0B | 2019-05-31 23:01:13
随机信号发生器Verilog

使用LFSR和CASR构成随机数或随机信号发生器；Verilog实现

大小：0B | 2019-05-31 23:01:21
m序列发生器verilog

用VERILOG产生伪随机序列，已做仿真。仿真结果包含在工程中。

大小：0B | 2019-05-13 06:16:33
基于Verilog HDL的信号发生器的设计

Design of signal generator based on Verilog HDL

大小：0B | 2019-06-25 18:10:20
基于FPGA的VGA图象信号发生器设计

基于FPGA的VGA图象信号发生器设计

大小：0B | 2018-12-25 18:18:29
基于LabVIEW的多路时序控制脉冲发生器设计

在过程控制和自动测量中,经常需要一些时序控制脉冲来触发和关闭不同的控制单元和功能部件的工作。时序脉冲...

大小：0B | 2020-10-28 02:55:13
Verilog编写的M序列发生器

Verilog编写的M序列发生器

大小：4.54 KB | 2022-07-25 14:42:05
基于verilog hdl的波形发生器

Verilog hdl based waveform generator

大小：0B | 2019-06-25 18:10:22
基于FPGA的CCD相机时序发生器的设计

本文分析了IL-E2型TDI-CCD 芯片的工作过程和对驱动信号的要求,在此基础上设计出合理的时序电...

大小：99KB | 2020-08-11 03:48:32
Verilog伪随机序列发生器

Verilog 写的伪随机序列发生器，结构清晰，逻辑也挺顺。同步字节、数据包、数据帧这些关键部分都有...

大小：1.13KB | 2025-05-30 10:23:36