基于verilog的信号发生器

有一定参考价值，要修改才能用

貌似有点问题！

当做参考。

DDS基本功能是比较明了的，但是信号波形选择好像太少了。当做参考还不错

很好，了解了很多

楼主的代码有问题

DDS基本功能是比较明了的，但是信号波形选择好像太少了。当做参考还不错，感谢分享。

基于verilog的信号发生器，内含源代码dds和testbench

基于verilog的信号发生器，内含源代码dds和testbench，打不开应该是软件版本问题

楼上说出错了，我这可以看啊，我用的ISE12.3打开的，但是里面的两个文件，一个应该是测试文件，一个是传说中的DDS，不知是我不理解DDS还是楼主的DDS有问题，里面怎么就有几个加法器呢？