随机信号发生器Verilog

Name: 随机信号发生器Verilog
Rating: 4.5 (49 reviews)
Author: fairy64693

上传者：fairy64693 2019-05-31 23:01:21上传 ZIP文件 2.91KB 热度 49次

使用LFSR和CASR构成随机数或随机信号发生器；Verilog实现

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

随机信号发生器Verilog

使用LFSR和CASR构成随机数或随机信号发生器；Verilog实现

大小：0B | 2019-05-31 23:01:21
伪随机信号发生器 verilog

大小：0B | 2018-12-07 16:02:02
Verilog伪随机序列发生器

Verilog 写的伪随机序列发生器，结构清晰，逻辑也挺顺。同步字节、数据包、数据帧这些关键部分都有...

大小：1.13KB | 2025-05-30 10:23:36
伪随机序列发生器 verilog

大小：0B | 2018-12-07 16:02:07
基于verilog的信号发生器

基于verilog的信号发生器，基于数字直接调频(DDS)技术,内含源代码

大小：0B | 2019-05-31 23:01:13
verilog编写的伪随机序列发生器

大小：0B | 2019-03-09 06:45:08
伪随机信号发生器的研制

很实用的一种伪随机信号发生器！信号开发必备

大小：0B | 2018-12-24 22:56:26
verilog语言编写的dds信号发生器

verilog语言编写的dds信号发生器,可以实现波形变换(方波、正弦波、三角波、锯齿波)、频率变换...

大小：12.2MB | 2020-12-30 10:39:14
正弦波信号发生器verilog代码

完整的正弦信号发生器verilog程序代码，仿真已通过

大小：0B | 2019-07-06 09:15:55
信号发生器

大小：0B | 2019-03-28 05:23:47
信号发生器.

大小：0B | 2018-12-29 16:02:57
基于fpga的正弦信号发生器verilog代码

很简洁易懂的正弦信号发生器verilog代码，附带有modelsim仿真测试脚本文件，已用于我自己的...

大小：0B | 2019-05-27 16:21:18
DDS信号发生器详细教程和verilog代码

免费哦

大小：0B | 2020-02-20 05:45:18
音频发生器函数信号发生器SweepGen

音频发生器，可以发送正弦波，方波等等，并可设置反向（左右声道相位互为180度），幅度可调。基本上可以...

大小：0B | 2019-07-18 01:37:15
FPGA dds正弦波信号发生器verilog

FPGAdds正弦波信号发生器verilog。。。。。。。。。

大小：0B | 2019-07-06 09:16:24
基于Verilog HDL的信号发生器的设计

Design of signal generator based on Verilog HDL

大小：0B | 2019-06-25 18:10:20