xuan925818 这家伙很懒，什么也没写 资源：3 粉丝：0
+关注
Ta的上传资源列表
  • verilog设计的VGA时序发生器

    verilog设计的VGA时序发生器输出颜色和灰度条，上半部分输出颜色条，下半部分输出灰度条16阶

    大小：4.92KB | 2019-08-12 14:16:32
  • DeltacastEDID读取分析编辑工具

    多个EDID工具比较，这个是最好用的，支持EDID1.3和1.4，每个项目都有详细选项。测试过win...

    大小：2.37MB | 2019-05-01 12:01:18
  • CPLD实现的SPI控制的PWM代码

    CPLD实现的SPI控制的PWM PWM精度6bit 4路PWM输出 为了减少对电源的冲击，4路PW...

    大小：2.36KB | 2018-12-16 19:06:59