基于多时钟域的异步FIFO设计

摘要：在大规模集成电路设计中，一个系统包含了很多不相关的时钟信号，当其目标域时钟与源域时钟不同时，如何在这些不同域之间传递数据成为了一个重要问题。为了解决这个问题，我们可以用一种异步FIFO（先进先出）存储器来实现。本文介绍了一种利用格雷码指针实现在多时钟域传递数据的FIFO设计