基于多时钟域的异步FIFO设计 摘要:在大规模集成电路设计中,一个系统包含了很多不相关的时钟信号,当其目标域时钟与源域时钟不同时,如... 大小:171.71KB | 2019-05-28 09:34:12