verilog编写数字钟

Name: verilog编写数字钟
Rating: 4.5 (40 reviews)
Author: dz98333

上传者：dz98333 2019-05-31 20:23:48上传 RAR文件 83KB 热度 40次

包含数字钟Verilog代码、multisim仿真图，modelsim仿真图

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

verilog编写数字钟

包含数字钟Verilog代码、multisim仿真图，modelsim仿真图

大小：0B | 2019-05-31 20:23:48
数字钟Verilog语言编写

用Verilog语言编写,实现数字时钟的功能,并可以复位,调时

大小：488KB | 2020-09-28 15:17:31
Verilog数字钟

用Verilog实现能调时的数字钟。带有仿真tb文件

大小：0B | 2019-09-29 01:53:19
verilog数字钟

verilong数字钟代码24小时制，可现实星期，仿真通过

大小：0B | 2020-02-08 08:41:28
数字钟-verilog

大小：0B | 2019-01-23 09:05:15
Verilog 数字钟代码

大小：0B | 2019-03-28 08:43:29
verilog数字钟程序

Verilog digital clock program

大小：0B | 2019-06-21 23:19:24
verilog实验数字钟

使用verilog实现数字钟，整点报时，万年历，闹钟等功能

大小：0B | 2019-05-20 12:27:01
数字钟Verilog设计

大小：0B | 2019-03-12 19:34:03
verilog多功能数字钟

完整齐全目录1、绪论 12、VERILOGHDL的基础知识2.1VERILOGHDL概述 22.1....

大小：0B | 2020-05-22 16:49:42
verilog数字钟源代码

（1）设计一个数码管实时显示时、分、秒的数字时钟（24小时显示模式）；（2）可以调节小时，分钟。（3...

大小：0B | 2019-05-14 17:54:03
verilog设计数字钟

带闹钟和音乐电路的程序，不过定时后会一直响，还没想好怎么修改

大小：0B | 2019-05-28 17:49:36
基于verilog的数字钟

大小：0B | 2018-12-08 02:10:28
数字钟用VHDL和VERILOG混合编写

大小：0B | 2019-02-26 21:00:10
用Verilog语言编写的多功能数字钟

用Verilog语言编写的多功能数字钟《数字电子技术课程设计》报告

大小：144KB | 2020-09-19 21:26:07
数字钟EDA数字钟数字钟

很好数字钟数字钟数字数字钟我说的是多少是多少所得税是少数的是是受到是所得税

大小：0B | 2020-01-05 05:09:02