rs编码verilog实现 上传者：ivy2175 2019-05-13 06:00:16上传 RAR文件 4.6KB 热度 129次 用verilog实现rs码reed_solomon.vrs_testbench.v 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-05-13 06:00:16 下载了，但是并没有什么作用。根本打不开 码姐姐匿名网友 2019-05-13 06:00:16 不错，实现值得学习 码姐姐匿名网友 2019-05-13 06:00:16 感觉很好用，提供了一个很好的思路 码姐姐匿名网友 2019-05-13 06:00:16 不错，组会成功通过 码姐姐匿名网友 2019-05-13 06:00:16 狗屁CSDN，网站越来越垃圾了。点下载没反应。再点说下载太频繁 码姐姐匿名网友 2019-05-13 06:00:16 很给力的网站，很给力的资源，谢谢了 码姐姐匿名网友 2019-05-13 06:00:16 感谢分享，正好课程设计要用，拿来改一下 码姐姐匿名网友 2019-05-13 06:00:16 不错的资源，解决了我的问题~ 码姐姐匿名网友 2019-05-13 06:00:16 下载之后没有运行，不知道是否能运行。 码姐姐匿名网友 2019-05-13 06:00:16 总是仿真不成功是什么情况呢 发表评论
下载了，但是并没有什么作用。根本打不开
不错，实现值得学习
感觉很好用，提供了一个很好的思路
不错，组会成功通过
狗屁CSDN，网站越来越垃圾了。点下载没反应。再点说下载太频繁
很给力的网站，很给力的资源，谢谢了
感谢分享，正好课程设计要用，拿来改一下
不错的资源，解决了我的问题~
下载之后没有运行，不知道是否能运行。
总是仿真不成功是什么情况呢