RS204/188的verilog实现 上传者：zgy 2018-12-25 08:07:35上传 GZ文件 175.45KB 热度 36次 通信中的RS编解码verilog实现，opencores上面的代码，验证过的，好用 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2018-12-25 08:07:35 谢谢分享，这个顶层模块仿真没问题，但是底层的一个模块仿真没有输出啊 发表评论
谢谢分享，这个顶层模块仿真没问题，但是底层的一个模块仿真没有输出啊